Cadence刘淼：专为超大范围操办/5G等应用遐想， Integrity 3D-IC将加快系统立异

发布日期：2025-12-24 11:28    点击次数：91

　　【51CTO.com原创稿件】芯片堆叠时期推动着摩尔定律合手续往前走，Integrity 3D-IC平台则提供惟一无二的系统谋略功能，集成电热和静态时序分析(STA)，以及物理考据过程，助力完了速率更快、质料更高的3D遐想敛迹，赢得更高的坐蓐效果。

　　在畴昔的半个世纪中，在摩尔定律的驱动之下，半导体芯片迅速发展，操办力一直保合手着大跨度的发展。议论词，跟着硅芯片已靠拢物理和经济资本上的极限，摩尔定律开动放缓了，半导体工艺升级带来的操办性能的普及不成再像以前那么快了，每一代制程工艺的研发和训练需要的时分将越来越长。

　　为了普及芯片性能，半导体行业一方面正在连接鼓吹制程演进，另一方面则在不息探索、发展2.5D/3D堆叠、Chiplet(芯粒)等先进封装时期。近日，Cadence谨防寄托全新Cadence Integrity 3D-IC平台，这是业界首款完满的高容量3D-IC平台，将遐想谋略、物理完了和系统分析长入集成于单个经管界面中。

Cadence公司数字与签核工作部居品工程资深群总监刘淼

　　Cadence公司数字与签核工作部居品工程资深群总监刘淼在接受记者采访时暗示，芯片堆叠时期推动着摩尔定律合手续往前走，Integrity 3D-IC平台则提供惟一无二的系统谋略功能，集成电热和静态时序分析(STA)，以及物理考据过程，助力完了速率更快、质料更高的3D遐想敛迹，赢得更高的坐蓐效果。

　　后摩尔时期，堆叠时期成为芯片发展趋势

　　这次媒体疏通会上，刘淼领先共享了悉数这个词芯片行业的发展近况与将来趋势。刘淼暗示，芯片遐想主要有四个档次：器件层、程序单元库+片上内存SRAM、Block层和系统层。要让摩尔定律延续下去，就要从两个不同的维度启程，一是More Moore，即深度摩尔，即在介质和工艺上进行深度研发。

　　刘淼强调，仅从这一维度启程，彰着无法撑合手摩尔定律走下去，因为看不到资本的显赫裁汰。因此，必须从More than Moore，即系统角度启程，应用堆叠时期，普及单元面积上的密度才调够让摩尔定律延续下来。

　　据了解，Cadence在多个小芯片(Multi-Chiplet)封装规模也曾栽植了20多年，从1980年开算作念系统级封装，到2004年推出RF模块，再到2010年开动研发2.5D时期，也曾具备尽头训练的时期。

　　刘淼暗示，自2012年推出镶嵌式键桥时期之后，Cadence不仅支合手 FOWLP和Bumpless 3D集成，还提供先进Co-package，如能够把光和硅堆叠起来。这次谨防寄托的Integrity 3D-IC平台，能够让SoC(片上系统)遐想和封装团队协同对系统进行优化，还将遐想谋略、物理完了和系统分析功能集成在单个经管界面中，简化了多种EDA器具的使用。

　　Cadence Integrity 3D-IC平台：长入的经管界面和数据库，完了物理考据、电源、热仿真全过程经管

　　Cadence这次寄托的Integrity 3D-IC平台，完了了Cadence遐想过程每个智商的器具整合，酿成了数据无缝对接，里面器具系统闭环，减弱了芯片遐想厂商的使用难度和资本。

　　刘淼暗示，Cadence的Integrity 3D-IC平台是其平时3D-IC治理决议的构成，同期集成了系统、考据及IP功能。据先容，该平台支合手Palladium Z2和Protium X2进行全系统功耗分析;基于小芯片的PHY IP互联;Virtuoso遐想环境和Allegro封装时期的协同遐想;集成化的IC签核索乞降STA。通过Integrity 3D-IC平台，Cadence将我方的Virtuoso遐想环境和Allegro封装时期完了了数据库的长入，买通了里面器具互通瓶颈。

　　Integrity 3D-IC平台还集成了Sigrity仿真时期、Clarity 3D Transient Solver电磁场求解器及Celsius Thermal Solver热求解器，不仅能够进行系统级运动的3D谋略，还不错展现完满的系统级视图和Chiplet到PCB板的映射。

　　刘淼告诉记者，在Cadence Integrity 3D-IC平台面貌上，中国团队作出了隆起的孝顺。据先容，在该面貌中，中国研发团队提议了Native 3D Partitioning(同构和异构裸片堆叠)决议，能够灵验地普及3D堆叠下的PPA。该时期也体现了Cadence中国团队建设15年来积聚的时期实力。

　　除此以外，Integrity 3D-IC平台还支合手3D静态时序分析Tempus决议。比拟2D封装，3D-IC会显赫地普及Corners数目，加大厂商考据难度和资本。Tempus的快速、自动裸片分析时期(RAID)不错将这一过程压缩至1/10。其3D exploration过程不错通过用户输入信息将2D遐想网表班师生成多个3D堆叠场景，自动聘用最优化的3D堆叠竖立。另外，在系统级分析和签核过程上，Integrity 3D-IC平台能够进行时序分析、物理考据、电源和热仿真经管等过程。

　　刘淼暗示，Integrity 3D-IC平台是EDA行业发展的一大趋势，将来3D遐想器具和东说念主工智能遐想器具大略也将进一步整合，裁汰芯片遐想资本。

　　为不同应用场景提供更高的坐蓐效果

　　Integrity 3D-IC平台适用于不同应用场景的芯片片，其面向超大范围操办、消费电子、5G通讯、转移和汽车应用，相较于传统单一脱节的Die-by-Die遐想完了法子，芯片遐想工程师不错应用Integrity 3D-IC平台赢得更高的坐蓐效果。

　　刘淼暗示，天然不同的应用有着不同的诉求，但存算一体化细则亦然一个主要的趋势，将会在将来的许多场景中得到应用。他暗示，当今许多AI公司正在研发存算一体化的芯片，其最大磋商是让功耗不要花消在传输当中，因此把存储和运算放在一齐，不但能够提高效果，还能裁汰功耗，这就需要Integrity 3D-IC平台进行支合手。此外，在通讯规模， HBM能够提供迷漫的带宽，这亦然HBM收受2.5D的根底原因。

 

　　据先容，当今包括中兴通讯 lightelligence等，齐也曾是Cadence的客户。“唯独是在往2.5D标的走的企业，包括CPU、GPU公司，齐是Cadence的客户。”刘淼如是说。

【51CTO原创稿件，合营站点转载请注明原文作家和出处为51CTO.com】